課程資訊
課程名稱
數位訊號處理架構設計
DIGITAL SIGNAL PROCESSING IN VLSI DESIGN 
開課學期
93-2 
授課對象
電機資訊學院  電機工程學研究所  
授課教師
簡韶逸 
課號
EE5141 
課程識別碼
921 U9330 
班次
 
學分
全/半年
半年 
必/選修
選修 
上課時間
星期三6,7,8(13:20~16:20) 
上課地點
博理113 
備註
與陳良基合開 
 
課程簡介影片
 
核心能力關聯
本課程尚未建立核心能力關連
課程大綱
為確保您我的權利,請尊重智慧財產權及不得非法影印
課程概述

一、課程簡介:

這門課會針紹DSP VLSI architecture的設計,課程包含兩部分,基本的設計技巧及case study。

Part I: Basic Design Skills
1. Introduction to digital signal processing systems
2. Iteration bound
3. Pipeline and parallel processing
4. Retiming
5. Unfolding
6. Folding
7. Systolic array architecture
8. Scheduling and resource allocation
9. Processing element design

Part II: Case Study
10. DCT
11. FFT
12. Motion estimation
13. Programmable digital signal processors


二、先修課程:

VLSI

三、參考書目:

K. K. Parhi, VLSI Digital Signal Processing Systems, John Wiley & Sons, 1999.

四、評分方式

作業(50%):將會有數個作業
期中考(25%)
期末專題(25%)
 

課程目標
 
課程要求
 
預期每週課後學習時數
 
Office Hours
 
指定閱讀
 
參考書目
 
評量方式
(僅供參考)
   
課程進度
週次
日期
單元主題
無資料